吉林快3和值工具图表

  • <tr id='NAPZLR'><strong id='NAPZLR'></strong><small id='NAPZLR'></small><button id='NAPZLR'></button><li id='NAPZLR'><noscript id='NAPZLR'><big id='NAPZLR'></big><dt id='NAPZLR'></dt></noscript></li></tr><ol id='NAPZLR'><option id='NAPZLR'><table id='NAPZLR'><blockquote id='NAPZLR'><tbody id='NAPZLR'></tbody></blockquote></table></option></ol><u id='NAPZLR'></u><kbd id='NAPZLR'><kbd id='NAPZLR'></kbd></kbd>

    <code id='NAPZLR'><strong id='NAPZLR'></strong></code>

    <fieldset id='NAPZLR'></fieldset>
          <span id='NAPZLR'></span>

              <ins id='NAPZLR'></ins>
              <acronym id='NAPZLR'><em id='NAPZLR'></em><td id='NAPZLR'><div id='NAPZLR'></div></td></acronym><address id='NAPZLR'><big id='NAPZLR'><big id='NAPZLR'></big><legend id='NAPZLR'></legend></big></address>

              <i id='NAPZLR'><div id='NAPZLR'><ins id='NAPZLR'></ins></div></i>
              <i id='NAPZLR'></i>
            1. <dl id='NAPZLR'></dl>
              1. <blockquote id='NAPZLR'><q id='NAPZLR'><noscript id='NAPZLR'></noscript><dt id='NAPZLR'></dt></q></blockquote><noframes id='NAPZLR'><i id='NAPZLR'></i>
                English

                ARINC429總線控制器

                OBT429IP是乐彩网17500公司研制的符合ARINC429(即MARK33)標準的總線控制器『IP核。

                OBT429IP核實際上包括數據發送模塊IPOBT429-TX)和數據接收模塊IPOBT429-RX)兩個獨立↘的子IP核,可廣泛應用於航電信息系統。

                 

                   產品特性

                 

                數據發送模塊

                OBT429 IP核中的數據發送模塊(簡稱OBT429-TX)負責接受和「處理主機的配置命令,按照ARINC429協議的規定將發送緩存的數據發送到總←線網絡。

                1.1  數據發送模塊的基本特征

                OBT429 IP核中的數據發送模塊OBT429-TX具有如下主要特●征:

                (1)支持32-bit以及25-bit ARINC429數據字長格式╲;

                (2)不僅支持100Kbps12.5Kbps48Kbps50Kbps等常用的通訊速率,還支持對通訊速率在一定▓範圍內進行任意調∞節;

                (3)標準配置16x32bit的數據發送緩存FIFO,也支持對發送緩存的容量進行更改;

                (4)支持數據☆的發送FIFO狀態中斷(emptyhalffull);

                (5)支持奇偶校驗(Parity check);

                (6)發送字間間距可調;

                1.2 數據發※送模塊的結構

                OBT429 IP核中的數據發送模塊OBT429-TX的結構如圖1?1所示,其主↘要包含了以下部分:

                ? DATA ENCODER:數據∏編碼器;

                ? BAUD GENERATOR:發送波特率發生器;

                ? TX CONTROL REGISTER:發送控制寄存器;

                ? TX STATUS REGISTER:發送狀態寄存Ψ 器;

                ? 32-BIT TX SHIFTER REGISTER32位的發送移位寄存器;

                ? TX PARITY GENERATOR:發送奇偶★發生器;

                ? TX GAP GENERATOR:發送字間間隙發生器;

                ? TX FIFO:數據發送FIFO(容量為16x32);

                ? HOST INTERFACE:主機接口;

                 

                1?1  OBT429 IP核中的數據發送模塊結構圖

                數據接收模塊

                OBT429 IP核中的數〓據接收模塊(簡稱OBT429-RX)負責接受和處理主機的配置命令,按照ARINC429協議的規定從總線網絡上接收數據並將ζ 其存入接收緩存。

                2.1  數據接收模【塊的基本特征

                OBT429 IP核中的數據接收模塊OBT429-RX具有如下主要特征:

                (1)支持32-bit以及25-bit ARINC429數據字長格式;

                (2)不僅支持100Kbps12.5Kbps48Kbps50Kbps等常用的通訊速率,還支持對通訊速率在一定範圍內進行任意調節;

                (3)標準配置16x32bit的〖數據接收緩存FIFO,也支持對接收緩存的容量進行更改;

                (4)支持數據的接收FIFO狀態中斷(emptyhalffull);

                (5)支持硬件方式的SDI解碼(SDI decode);

                (6)支持硬件方式的7LABEL識別(Labelrecognition);

                (7)支持硬件方式的奇偶校驗(Parity check);

                2.2  數據接收模塊的結構

                ARINC429的數據接收模塊的結構如圖14?1所示,其主要包含了以下部分:

                ? DATA DECODER:數據①解碼器;

                ? BAUD GENERATOR:接收波特率發生器;

                ? RX CONTROL REGISTER:接收控制寄存器→;

                ? RX STATUS REGISTER:接收狀態寄存器♀;

                ? 32-BIT SHIFTER REGISTER32位的移位寄存器;

                ? RX PARITY CHECK:接收奇偶校驗;

                ? RX SDI CHECK:接收SDI校驗;

                ? RX LABEL CHECK:接收LABEL校驗;

                ? RX FRAME CHECK:接收字連續性校○驗;

                ? RX GAP CHECK:接收字間間隙校驗;

                ? LABEL MEMORYLABEL存儲器(容量為7);

                ? RX FIFO:數據接收FIFO(容量為16x32);

                ? HOST INTERFACE:主機接口;

                2?1  數據接收模塊結構圖

                 

                   產品列表

                 

                #

                產品型號

                產品描述

                備註

                1

                OBTIP-AFDX-T-F

                 ASIC版本固核(ASIC網表)

                /

                2

                OBTIP-AFDX-T-V

                 FPGA版本固核(FPGA網表)

                /

                3

                OBTIP-AFDX-T-S

                 軟核(RTL源碼)

                /

                 


                4Mb 8Mb 16Mb 32Mb

                • Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
                  暫無記錄
                • Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
                  暫無記錄
                • Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
                  暫無記錄
                • Part Number Configuration Voltage Clock Rate / Access time Package Temperature SCD#
                  暫無記錄

                官方微信
                公眾號

                衛星大數據
                微信公眾№號

                TOP